半導体集積回路のデバイスモデリングと組込みシステムへの応用

研究キーワード：
半導体集積回路、パワーデバイス、物理設計

研究シーズの特徴・独自性

集積回路の物理設計・検証に関しては、最先端の2nm世代に至る微細マルチゲートMOSFET、パワーMOS FETやIGBTのモデリング、電気/熱/応力解析、プロセス/デバイスシミュレーションをカバーします。

また、組込みシステムへの実装における課題も扱っています。具体的には高速SoC(System on a Chip)やPowerMOS混載SoCの、パッケージ、ボード等からなるシステムへの実装に関して、LSI周囲を含めた熱や応力、ノイズ伝播をシームレスに扱う物理設計・検証の研究を行います。これにより、最先端SoCおよびその搭載システムの安全性、信頼性、性能向上に貢献することができます。

さらに、IoT(Internet of Things)を指向するシステムにおいて、LSIに搭載される電力変換回路やADC、PLL等のアナログ回路の設計は、低電圧化に伴う周辺からのノイズや低温下における特性変動の影響を受け、ますます困難になってきています。この観点から、アナログ回路におけるノイズ、低温特性のモデリングや、それらを克服する設計技術の研究を行っています。

本研究室では、これら最適化されたデバイスを実装した組込みシステムに関して、生態系監視や生体適用等の応用に繋がる研究も行っています。

産学連携の可能性

• 微細、高速、低消費電力集積回路の設計技術、デバイスモデリング技術。

• パワーデバイス（Si/SiC MOS、IGBTやパワーモジュール搭載抵抗器）の構造設計、デバイスモデリング技術。

• 組込みシステム実装技術。

これらに関する共同/受託研究、科研費採択、コンソーシアム活動、SoCの試作実績あり。